(54) CONTROL SYSTEM FOR SVP

(11) 1-3743 (A)

(43) 9.1.1989 (19) JP


(21) Appl. No. 62-157761 (22) 26.6.1987

(71) HITACHI LTD(1) (72) TAKETOSHI KOJIMA(2)

(51) Int. Cl⁴. G06F11/22

PURPOSE: To extend the function of a service processor (SVP) with use of a slight quantity of hardware of the SVP itself by using an input/output processor which processes the input/output actions with instructions of a CPU and the input/output devices which are controlled by the input/output processor.

CONSTITUTION: An external memory controller which controls an external memory and an input/output device IO 15 is connected to a CPU 11 together with an input/output controller IOC 14 and an input/output processor CH 13 which controls said external memory controller and IOC 14. The processor CH 13 contains a means which substitutes the control of the IOC 14 and the IO 15. In other words, the input/output actions are started to the IOC 14 designated by the channel address and the device address read out of a register R2. In such a constitution, an SVP 1 has no its own external memory nor input/output device and controls the external memory and the IO 15 which are connected to the CPU 11 as substitutes. Thus the hardware quantity of the SVP 1 can be reduced.



(54) LSI TEST METHOD

(11) 1-3744 (A) (43) 9.1.1989 (19) JP


(21) Appl. No. 62-159351 (22) 26.6.1987

(71) HITACHI LTD(1) (72) YOSHIO SATO(2)

(51) Int. Cl⁴. G06F11/22,G01R31/28

PURPOSE: To detect the trouble of the peripheral logic part of a memory block by using an FF which can set and read the value out of an LSI edge pin and carrying out the peripheral logic part independently of the memory block.

CONSTITUTION: The diagnosis data 4 prepared by a diagnosis data production program 3 is supplied to a tester 5 and applied to an LSI to be tested via various signal lines. The value is set at an FF 19 via a scan-in signal line 28 and a scan circuit 26. Then an action switch signal line 14 is turned on and an FF 13 is initialized. The value of an FF 19 set at a front stage of a RAM 12 is transmitted within a combination circuit 18. Then the line 14 is turned off with a clock signal line 24 turned on and the transmission result is fetched by the FF 13. The line 14 is turned on again and the FF 13 is actuated as a shift register. The contents of a reading signal line 16 and the FF 13 are fetched by the tester 5 via a receiver 34. The output expected value of an expected signal line 32 is compared with the contents of the FF 13 set on the line 16 via a comparator 35. The result of this comparison is delivered to a test result list 7.



2: diagnosis system, 6: LSI to be tested. 11: RAM memory block. 21: combination circuit. 27: scan circuit. 31: input pattern. 32: expected value

764 - 3745 (54) EMULATION SYSTEM

 $(11)^{1}$ -3745 (A) (43) 9.1.1989 (19)


(21) Appl. No. 62-157709 (22) 26.6.1987

(71) HITACHI LTD(1) (72) SHIN MATSUOKA(1)

(51) Int. Cl. G06F11/22,G06F9/44

PURPOSE: To completely support the working frequency of an evaluating microcomputer $(H\mu C)$ by setting a circuit which oscillates by an oscillator for a target microcomputer $(T\mu C)$ at a place adjacent to a mounting area of the $T\mu C$ and producing a reference clock of the $H\mu C$ from the output of said circuit.

CONSTITUTION: A connection terminal EXTALt of a $T_{\mu}C$ mounting area 7 connected with an oscillator OSCLTR of a user real device 1 is provided on a plug 6 together with an oscillation circuit OSCt connected to the terminal XTALt. Then an evaluation action mode setting signal Vpp is supplied to an evaluating action mode setting external terminal PnS of an $H_{\mu}C4$ and this $H \times C4$ is set under an evaluation mode. At the same time, the dividing ratio of a dividing circuit CDe is set again. Then the circuit OSCt is oscillated by the OSCLTR and the output frequency of the OSCt is divided into 1/2 by a dividing circuit CDt. A clock signal CLKt is supplied to an external terminal EXTALe of the $H_{\mu}C4$. The circuit CDe of the $H_{\mu}C4$ divides the frequency in the set dividing ratio for production of a reference clock of the $H_{\mu}C4$.



9日本国特許庁(JP)

① 特許出額公開

®公開特許公報(A)

昭64-3745

@Int_Cl.4

證別記号

庁内整理番号

昭和64年(1989)1月9日 ②公開

G 06 F 11/22 9/44 3 4 0 3 1 0 A - 7368 - 5B F - 8724 - 5B

発明の数 1 春春諳求 未請求 (全5頁)

₿発閉の名称

エミユレーション方式

到特 頭 昭62-157709

色出 0 昭62(1987)6月26日

ご発 明 者 松

東京都小平市上水本町1479番地 日立マイクロコンピニー

タエンジニアリング株式会社内

電発 蚜 者 延 青

蓑

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

①出 頣 頭

①出

株式会社日立製作所

日立マイクロコンピュ

東京都小平市上水本町1479番地

東京都千代田区神田駿河台4丁目6番地

ータエンジニアリング

株式会社

迎代 理 人

弁理士 小川 胼 男 外1名

Ħ

1. 発明の名称 エミュレーション方式


1. 評価対象システムを制御するターゲットマイ クロコンピュータの機能を、インタフェースケ ーブルを介してそれと同等の機能を有する評価 用マイクロコンピュータで代行制御しながら当 該評価対象システムの評価を行うエミュレーシ ョン方式において、ターゲットマイクロコンピ ュータの基準クロック信号を形成するために押 飼対扱システムに設けられている挺動子に職後 して接続可能な危疑回路を設けると共に、その 発展回路で得られる解放数をインタフェースケ ープを介して評価用マイクロコンピュータの外 部クロック信号入力端子に離接した比較的低く 分周する分周回路を設け、更にその分周回路で 分間された信号を鉄箱し、その鉄箱信号を、課 踊用マイクロコンピュータに内蔵されている分 周比可変の分周回路で更にその周波数を所定紙

に分屑してターゲットマイクロコンピュータと 等しい周波数を得て、それを評価用マイクロコ ンピューダの基準クロック信号とすることを持 故とするエミュレーション方式。

- 2. 上記評価用マイクロコンピュータは、評価務 動作モード設定用外部端子に評新動作モード設 定信号が供給されることによって評価動作モー ドが設定可能なターゲットマイクロコンピュー タともなり得るマイクロコンピュータであつて. 評価モードの設定に呼応してそれに内臓される 分周回路の分別比が所定額に設定し置されるも のであることを特徴とする特許請求の範囲示し 項記程のエミュレーション方式.
- 3. 発明の詳期な説明

〔確業上の利用分野〕

本発明はマイクロコンピュータ応用機器に対す るシステム評価もしくはシステムデバッグを行う ためのエミュレーション方式さらには評価対象と するターゲットマイクロゴンピュータの動作制設 数をサポートする技術に関し、例えば評価モード



(進来技術)

マイクロコンピュータ応用機器(以下単に応用 機器スはユーザ実機とも記す)の開発において、 そのシステムデバッグやシステム評価をエミュレー タによって行うことができる。所るエミュレー タは、システム開発装置を含むコンソールと、開 発中の応用機器との間に接続され、応用機器に介 これるマイクロコンピュータ(ターゲットでデバッ カーとしての機能を持つマイクロコンピュータシステム開発用ツールである。

一枚にエミュレータは、例えば昭和59年11 月30日オーム社発行の「LSIハンドブック」 P562乃至P563に記載されているように、 ターゲットマイクロコンピュータの機能を代行す るスレーブマイクロコンピュータとしてのエミュ レーション用マイクロコンピュータ、エミュレー

器に設けられている撮動子をインタフェースケー ブルを介してそのまま評価用マイクロコンピュー タの振動子接続用外部端子に接続しただけでは、 提助子の性質上当該評価用マイクロコンピュータ に内蔵されている発鋭回路を発掘させることはで きない、そこで、本意明者らは、インタフェース ケーブルとターゲットマイクロコンピュータの搭 段エリアとの接続コネクタに発展回路を設け、そ の発展信号を評価用マイクロコンピュータの外部 クロック入力端子に供給することを検討したが、 インタフェースケーブルには、不所見な客様成分 などが存在することから、完全にインピーダンス マッチングを図ることはできず、電圧反射などに よるノイズや発展信号の鈍りによって、マイクロ コンピュータの動作に必要な信号波形もしくは周 汝数を得られなくなるという問題点を見出した。

本発明の目的は、評価対象とするターゲットマイクロコンピュータの動作問故故を完全にサポートすることができるエミュレーション方式を提供することにある。

ション制御部、ブレークポイント制御部、トレースメモリ部、代行メモリ部、全体の制御を引るマスタマイクロコンピュータなどが含まれ、エミュレーション機能、実時間トレース機能、ブレーク機能、メモリ代行機能、及びその他デバッグ機能が備えられている。

ところで逆来、評価用マイクロコンピュータの 動作周波数は、野族マイクロコンピュータの外部 クロック信号入力離子にエミュレータ側で形成さ れたクロック信号が供給されることによって飾わ れていた。

[発明が飛込しようとする問題点]

しかしながら、エミュレーション用マイクロコンピュータは、ターゲットマイクロコンピュータの代行制御を行う性質上、 基本的にそれと等しい助作周波数で動作されることが必要とされるが、ユーザ実機としての応用機器に用いられる機動子の固有級動数はユーザにとって任意であるから、それを全てエミュレータ側でサポートすることは実質的に不可能である。そうかといって、応用機

本意明の前記ならびにそのほかの目的と新規な 特数は、本明期書の記述及び添付図面から明らか になるであろう。

[問題点を解決するための手段]

本類において開示される発明のうち代表的なも のの概要を簡単に説明すれば下記の通りである。

すなわち、評価対象システムを制御するターゲットマイクロコンピュータの機能を、インタフェースケーブルを介してそれと同等の機能を立て行る。評価用マイクロコンピュータで代行制御に立ったの評価を行うエミコンがあり、ターゲットマイクの場合があった。ターゲットでするためではあり、ターゲットでは、カーションのはでは、カーカーのでは、カーカーのでは、近日のからに、では、カーカーのでは、カーカーのでは、近日のからに、その供給信号を、評価用マイクロのからに、その供給信号を、評価用マイクロのからに、その供給信号を、評価用マイクロンピュータの対応に、その供給信号を、評価用マイクロンピュータの対応に、その供給信号を、評価用マイクロンピュータが開きるには、その供給信号を、評価用マイクロンピュータの保持によった。

ータに内証されている分詞比可愛の分詞回路で更にその周波数を所定値に分問してターゲットマイクロコンピュータと等しい周波数を掛て、それを 評断用マイクロコンピュータの基準クロック信号 とするものである。

(作 用)

上記した手段によれば、ターゲットマイクロコとりでは、ターゲットマイクロコンピュータ用の扱効子を発展である。 製させ、その発展の内ではなかの間がなったではなっているのでは、ののでは、できないでは、マイクロコンのでは、できないでは、アインのでは、アインに、アインのできないできないができない。では、アインのできないでは、アインのでは、アインのでは、アインのでは、アインののでは、アインののでは、アインののできないが、アートには、アインのできないが、アードをできないが、アードをできないが、アードでは、アーダーができる。

(実 版 例).

は、ユーザ実践 1 におけるターゲットマイクロコンピュータ搭級エリア7に接続されている。

上記評価用マイクロコンピュータ4は、エミュマレーションの性質上前記図示しないターの制御であるとは同一の制御のサークの対して、特に対して、ないは、はいいがはないが、記して、特に対して、ないでは、ないでは、ないでは、また、その評価が、では、また、その評価があることによってターゲットでは、まってターゲットでは、よってターゲットでは、ことによってターゲットでは、また、アードをは、アードの対し、アードを対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードを対して、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードの対し、アードを対して、アードを対して、アードを対しては、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対して、アードを対しては、アートを対して、アードを対して、アードを対しては、アードを対しては、アードを対して、アードを対しては、アードを対しには、アードを対しては、アードを対しないのでは、アードを対しては、アードを対しては、アードを対しては、アードを対しては、アードを対しては、アードを対しては、アードを対しないのでは、アードを対しては、アードを対しては、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードを対しないのでは、アードをは、アードをはいるのでは、アードをは、アードをは、アードをは、アードをは、アードをは、アードをはないのでは、アードをは、アードをは、アードをは、アードをは、アー

第 L 図は本発明に係るエミュレーション方式の 一実施姸を示す説明団である。第1団において! は、システム開発されるべきもしくはシステム記 猟又はデバッグされるべきマイクロコンピュータ 応用機器としてのユーザ実践である。2はエミュ レータ本体であり、その構成については国示しな いが、機略的には、エミュレーション制御部、ブ レークポイント制御部、トレースメモリ部、代行 メモリ部、企体の制御を司るマスタマイクロコン ピュータなどが含まれ、エミュレーション役能、 実時間トレース幾能、ブレーク機能、メモリ代行 後能、及びその他デバッグ機能が鍛えられている。 各機能の実行は、エミュレータ本体でに按認され る闭示しないコンソールなどによってコントロー ルされる。エミュレータ本体2から延及されたイ ンタフェースケーブル3の中間部には、エミュシ ーション用のスレーブマイクロコンピュータとし ての評価用マイクロメコンピュータ4を交換可能 に搭程するポッド方が鍛えられ、そのインタフェ

ともなり得るマイクロコンピュータである。所るマイクロコンピュータ4に評価モードが設定されると、その制御動作中において入出力される各額データ及び制御信号や内部におけるデータのやりとりは、システム評価やシステムデバッグのためのトレース情報としてエミュレータ本体に供給可能とされる。

ースケーブル3の先端に設けられているプラグ6

部CDョの出力クロック信号が30マイクロコンピュータ4に放埓な基準クロック信号CLKeとされる。また、発展回路OSCeは、外部クロック信号を用いる場合、特に制限されないが、その外部類子EXTALeに外部クロック信号を受けると共に、外部場子XTALeを開放状態にすることによって、所る外部クロック信号をそのままの制改数で分類回路CDeに出力する。

上記評価用マイクロコンピュータルは、それに 評価モードが設定されるとき、ターゲットマイク ロコンピュータの代行制調を行う性質上、基本が にそれと等しい動作間放致で動作されることが必 変とされるから、ユーザ実践1におけるターを ポートするには、ユーザ実践1に開放である。 ポートするには、ユーザ実践1に開ロマック が出ータルの動作間放致のある。 ピュータルが開放ない。 においては、エーザ実践1に関えられている においては、エーザ実践1に関えられている においては、エーザ実践1に関える・マーゲットマ

チングを図ることができなくても、電圧反射などによるノイズや伝播信号の強りは凡そ半減されて、 実質的な影響を受けることなく評価用マイクロコ ンピュータ4に伝達される。

このようにして伝達されたクロック信号CLK t.は、評価用マイクロコンピュータ4 に必要とさ れる動作周波数の2倍であるから、そのまま分間 回路CDeで4分間したのでは必要な動作問波数 を得ることができないから、上記分周回路CDe は、評価別別作モード設定用外部端子Pmsを介 して評価用マイクロコンピュータ4に評価動作モ ードが設定されるとき、それに呼応して、分周比 が半波されるように、言い扱えるなら、2分周と するように所定値に設定し直される。したがって、 評価用マイクロコンピュータ4は、それに評価モ ードが設定されているとき、2メガヘルツのクロ ック信号CLKtを外部クロック信号として供給 されても、それに含まれる分周河路CDeは、4 メガヘルツのクロック信号CLKeを装削クロッ ク信号として出力することにより、評価対象とす

グロコンピュータ搭収エリア7の接続期子EXT A L も及びX T A L もに結合する意景回路O S C t を上記プラグ S 上に形成する。分周回路 C D t は、特に創設されないが、発展回路OSCェの出 カ周放数を1/2にし、また、発展回路OSC t は、評価用マイクロコンピュータ4に内益されて いる危礙回路OSCLTRcと同一構成とされる。 そして、その分周回路CDtから出力されるクロ ック信号CLKtは、評価用マイクロコンピュー タイにおける外部端子EXTALaに外部クロッ ク信号として供給される。このようにしてクロッ ク信号CLKtが評価用マイクロコンピュータ4 に供給されるとき、発展回路OSCtは最勤子O SCLTRの近郊で接続されているから誘路ノイ ズなどの影響を受けずに正常に発掘され、更に、 分周回路CDtによってその発展周波数は1/2 に低減されるメガベルツのクロック信号CLKも としてインタフェースケーブル3を伝摘されるか ら、そのインタフェースケーブル3に不所望な容 ほ成分などが存在して完全なインピーダンスマッ

るターゲットマイクロコンピュータの動作問波数のサポートを、ユーザ実機 Lに鍛えられている環動子OSCLTRを利用して完全に達成することができる。

上記実施例によれば以下の作用効果を得るものである。

(1) 発掘回路OSC にはポッド 6 に設けられていて、ユーザ実機 1 側の協動子OSC してR この近野で接続されているから、誘導ノイズなどの影響を受けずに正常に発掘され、更に、分周回路 C D にによってその発掘周波数は 1 / 2 に低波され、 2 メガヘルツのクロック信号 C L K にとしてインタフェースケーブル 3 を伝播されるから、 そかな エースケーブル 3 に不所覚な では、 分を ない でできなく ても、 地圧反射な でといてきなくでも、 地圧反射な で 実践 1 個の 受力 で に は 1 の ユーザ 実践 1 の ら い の は 1 で で を 受けることなく、 その ユーザ 実践 1 の ら 外 の ひ り は 凡 で で が な に な り に ア クロック信号として 評価用マイクロコンピータ

4に伝達することができる。

(2) 上記分周回路CDeは、評価物物作モード 設定用外部端子Pmsを介して評価用マイクロコ ンピュータ4に評価動作モードが設定されるとき、 それに呼応して、分周比が平減されるから、評価 用マイクロコンピュータ4に評価モードが設定と れているとき、2メガヘルツのクロック信号として供給されてもまれる分周回路CDeは、動作周改数として れに含まれる分周回路CDeは、動作周改数として 最適な4メガヘルツのクロック信号とができる。 (3) 上記作用効果(1)及び(2)より、評価対象 とするターゲットマイクロコンピュータの動作周 改数のサポートを、ユーザ実優1に確えられている最動子OSCLTRを利用して完全に達成する ことができる。

以上本発明者によってなされた発明を実施例に 振づいて具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸訳し ない範囲において種々変更することができる。

ツールを用いたエミュレーションなどに適用する ことができる。

(発明の効果)

本顔において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記 の通りである。

すなわち、ターゲットマイクロコンピュータ語 設エリアに解接配置した発展回路を発展されている外間回路で予め低されている分間回路で予め低がなった。 に接続されている分間回路で予め低がなった。 に接続されている分間回路で予め低がなかない。 なフェースケーブル上を伝統なながたといるのイン で完全なインピーダンスマンとのイン できなくても、健康の地がないがない。 を優けているのがであるが、といるのができないができないができないができないができないができないができないができる。 のはいたできないができる。

4. 図面の簡単な説明

到えば、評価イマイクロコンピュータの動作網 対数はイメガヘルツに限定されず、また、最動子な は水品最勝しに限定されず、とうミック最新子な どに変更可能である。また、評価用マイクロコンピュータは、評価専用のマイクロコンピュータの の方には、評価専用のマイクロコンピュータの があってもく、その場合には、内臓の分別比と、ボッドに改けた分別回路の分別比と、ボッドに改けた分別回路の分別 紙において固定的に設定してもよい。また、例 紙において固定的に設定してもよい。また、例 に内臓する分別回路の分別比は上記を ができれず、評価用マイクコンピュータの 定されず、評価用マイクコンピュータの 定されず、評価用マイクコンピュータの 定されず、評価用マイクコンピュータの の関係において の関係において

以上の説明では主として本発明者によってなされた発明をその行及となった利用分野である評価モードに切り換え可能なマイクロコンピュータを用いたエミュレーションに適用した場合について説明したが、本発明はそれに設定されるものではなく、評価専用のマイクロコンピュータシステム開発

第1 団は本発明に係るエミュレーション方式の 一実施例を示す説明図である。

1 …ユーザ実機、 2 …エミュレータ本体、 3 … インタフェースケーブル、 4 …評新用マイクロコンピュータ、 5 …ポッド、 6 …プラグ、 7 … ターゲットマイクロコンピュータ搭段エリア、 O S C L T R … 最物子、 C D t 及び C D e … 分周回路、 P m s …評師 助助作モード設定用外部端子。

代理人 弁理士 小川 器



